QUANTA COMPUTER, INC. v. LG ELECTRONICS, INCで係争対象となったUSP4,939,641（’641システム特許）のクレーム１。個人メモとして。
1. A data processing system including one or more central processing units, main memory means, and bus means, for each central processing unit the invention comprising:
cache memory means coupled between the central processing unit and said bus means;
bus monitor means associated with said cache memory means and coupled to said bus means for detecting on said bus means an address associated with a data unit transferred from said main memory means to a bus connection requesting the data unit;
means coupled to said cache memory means and to said bus means for determining if data having the same address as said transferred data unit is present in said cache memory means and, if present, for asserting a hold signal on said bus means, the assertion of the hold signal indicating at least to the bus connection requesting the data unit that another data unit may be transmitted over said bus means; and
means for detecting whether data corresponding to the address of said transferred data unit and determined to be stored in said cache memory means may be different in content from said transferred data unit and, if so, transmitting said data from said cache memory means to said bus means for reception by the bus connection requesting the data unit.
【メモ】
・CPU、メインメモリ手段、バス手段からなるシステムを規定。（Quantaは、Intelからmicroprocessorsとchipsetsを購入し、システム特許（特に、USP5,077,733 （’733特許））を実施するコンピュータを製造し、販売した。）
・一般論としてコンピュータシステムにおいて、データは通常はメインメモリに記録されるが、アクセス頻度の高いデータは、キャッシュメモリに保存される。キャッシュメモリはメインメモリよりもアクセス速度が早いものであり、通常はmicroprocessor内に配置される。
・データのコピーがキャッシュとメインメモリとに記録されていた場合において、コピーに変更が加えられたとき、他方がオリジナルの古いデータを保持していることある。USP4,939,641（’641システム特許）では、データの要求をモニタし、古いデータの要求があったときに、キャッシュメモリの内容でメインメモリの内容を更新することで、最も新しいデータがメインメモリから取得されるシステムの構成を規定している（最高裁の認定）。
椿特許事務所
弁理士ＴＹ
